2019.1.7 We relocated the office. We will expand our business. We will increase the number of staff. Please give me your new Gigafirm.  2018.5.2 Opend JESD204B Hands-on Seminar (TOKYO) page http://www.academino.gigafirm.com/seminar We will hold a hands-on seminar that actually manipulates the IP core and FPGA development environment and writes it on the evaluation board. Learning cost JPY 150,000.  Seminar schedule 2018.12.14 JESD204B Technology Seminar. For beginners. Development board bundle. 2018-2nd （Paid seminar） 2018.11.15 JESD204B Technology Seminar 2018- 6th Tokyo (FREE) 2018.10.19 JESD204B Technology Seminar 2018- 5th Tokyo (FREE) 2018.9.7 JESD204B Technology Seminar 2018- 4th Osaka (FREE) 2018.9.6 JESD204B Technology Seminar 2018- 3rd Nagoya (FREE) 2018.7.20 JESD204B Technology Seminar. For beginners. Development board bundle. 2018-1St （Paid seminar） Takeshiba Office, Analog Devices, Inc. Gigafirm Seminar 10:00 ~ 17: 00 2018.5.18 JESD204B Technology Seminar 2018- 2nd (FREE) 2018.4.19 JESD204B Technology Seminar 2018- 1st (FREE) 2018.3.9 LSI DesignContest 2018 in Okinawa (Review) Theme:Hardware design of "neural network"      Gigafirm Co., LTD AWARD Team name：Go-Hey!! Ariake kosen Congratulations. Team name: Kyushu Polytechnic Colege Congratulations. prize:AI SPEKER Gigafirm is an Alliance member company of Analog Devices.We strongly support your embedded development of JESD 204B converter. This page provides a report we evaluated on the ADI device evaluation board. For questions about info@gigafimr.com 2018.2.7 Added FMC-SPACER page. Implemented Zynq MPSOC BERT test.  2018.1.16 HT3-CCB: Cross Conversion Board  2017.12.13 MGB-FF was introduced to samtec.  2017.12.06 60GHz-Module was introduced to EETIMES. 2017.11.29-12.1 Microwave Workshops & Exhibition MWE2017, Pacifico Yokohama 2017.10.17 JESD204B Technology Seminar 2017- 4th (FREE) Registration Website TRUST CITY CONFERENCE SHIN-OOSAKA Gigafirm Seminar 16: 00 ~ 17: 00 JESD 204B Next Step, Introduction of System Design Method Seminar 2017.9.5 JESD204B Technology Seminar 2017- 3rd takeshiba Office, Analog Devices, Inc. Gigafirm Seminar 16: 00 ~ 17: 00 JESD 204B Next Step, Introduction of System Design Method Seminar 2017.7.5 We got a mruby award. (We support the development of IoT hardware.) 2017.5.16 JESD204B Technology Seminar. For beginners. Development board bundle. 2017-1St （Paid seminar） Takeshiba Office, Analog Devices, Inc. Gigafirm Seminar 10:00 ~ 17: 00   2017.4.10 PCB designer was added. 2017.3.23 JESD204B Technology Seminar 2017- 2nd (FREE) Takeshiba Office, Analog Devices, Inc. Gigafirm Seminar 16: 10 ~ 16: 30 JESD 204B Next Step, Introduction of System Design Method Seminar  2017.3.10 LSI Design Contest in Okinawa (Review)    2017.2.14 JESD204B Technology Seminar 2017- 1st (FREE) Takeshiba Office, Analog Devices, Inc. Gigafirm Seminar 16: 10 ~ 16: 30 JESD 204B Next Step, Introduction of System Design Method Seminar   It is an extension board that increases the height of FMC (HPC) by 20 mm or more. The FMC board can be set to a height that does not interfere with the FPGA board FAN. 2016.11 2016.11.30-12.2 Microwave Workshops & Exhibition MWE2016, Pacifico Yokohama [ JESD204B High-Speed Interface Design for Miniaturizing Next Generation Wireless System１.] 2016.8 AnalogDevices Technical seminar 2016 9/13 Osaka ,9/15,16 Tokyo Gigafirm Seminar 11:40-12:30 Room B To reduce the size of the next generation wireless system Seven points in the JESD204B converter board development. Presenter: Mr. Yamazaki Gigafirm Co., Ltd. 2016.7.8 JESD204B OPEN Seminar 2nd Dates 2016/7/8 (Fri) 10:00 to 17:00 JESD204B basic information (A, B, C),Trying to move the evaluation board Location Tokyo Takeshiba Station Analog Devices, Inc., seminar room 2016.6.10 JESD204B OPEN Seminar 1st Dates 2016/6/10 (Fri) 10:00 to 17:00 JESD204B basic information (A, B, C),Trying to move the evaluation board Location Tokyo Takeshiba Station Analog Devices, Inc., seminar room 2016.5.1 Announcement of the seminar / Sponsored by Gigafirm Co., Ltd. Dates 2016/6/10 (Fri) 10:00 to 17:00 JESD204B basic information (A, B, C),Trying to move the evaluation board L ocation Tokyo Takeshiba Station Analog Devices, Inc., seminar room Sign up contact to Gigafirm 2016.3.11 LSI Design Contest in Okinawa (Review)    Gigafirm Co., LTD AWARD Team name：TEAM OF AA,TEAM OF O. University of the Ryukyus Congratulations.  Gigafirm Co., LTD AWARD Extra prize ACADEMINO Board 2016.1.13-15 Automotiveworld 2016 Techno-Accel Networks Corp booth  2016.1.1 Happy New Year! Thank you again this year.  2015.12.2-4 KEISOKUTEN2015      2015.11.18 New product Giga Connect 3 GigaConnect 3 (GC3) is the FMC connector high-speed serial measurement for the test fixture. It can be converted transmission and reception of high-speed serial to the SMA.  PACFICO YOKOHAMA 2015/11/25-11/27 11/25 16:15-17:00 [WE7-4] Gigafirm JESD204B Seminar Room7 Finally to the area of the microwave! The key to the high-speed interface design success of the new generation of ADC / DAC high-frequency technology.   We are evaluating the HMC7044. This is to be a demonstration in MWE2015 exhibition. Demonstration to synchronize the two AD9625 AD converter  JESD204B training. We do 2016 / Q1 start. In Japan JESD204B reference design, to perform the core generation and debugging. 2015.9.4 TOSHI CENTER HOTEL TOKYO AnalogDevices Technical seminar 2015       Wireless solutions 256 Quadrature Amplitude Modulation High-speed transmission 12.5Gbps EYE pattern AD / DA conversion PC ACADEMINO-PC 2015.9.2 Osaka UMEDA CENTER BUILDING AnalogDevices Technical seminar 2015  Wireless solutions 256 Quadrature Amplitude Modulation High-speed transmission 12.5Gbps EYE pattern AD / DA conversion PC ACADEMINO-PC 2015.8.27 Nagoya Mielparque Nagoya AnalogDevices Technical seminar 2015  Wireless solutions / High-speed transmission 12.5Gbps EYE pattern AD / DA conversion PC ACADEMINO-PC 2015.8.25 SENDAI TRUSTCITY CONFERENCE Sendai AnalogDevices Technical seminar 2015  Wireless solutions / High-speed transmission 12.5Gbps EYE pattern AD / DA conversion PC ACADEMINO-PC 2015.8.5 Xilinx All Programmable Day 10th ( AVNET booth)   Exhibition:Xilinx Artix7 ACADEMINO (JESD204B IP CORE) --- AD9144 DAC Demo  TITLE:JESD204B and ultra-high-speed digital transmission,Analog technology and development point 2015.9.4 Tokyo TOSHI CENTER HOTEL TOKYO 2015.9.2 Osaka UMEDA CENTER BUILDING 2015.8.27 Nagoya Mielparque Nagoya 2015.8.25 Sendai TRUSTCITY CONFERENCE Sendai  2015/06/19-20 Technical Committee on Reconfigurable Systems (RECONF) Kyoto AVNET company exhibition (JESD204B IP AD9144 & ACADEMINO)  2015/06/08 ACADEMINO sales start from AVNET 2015/06/01 Relocation Office was relocated to 3F. 2015/05/21 ACADEMINO WEB update  2015/04/01 ACADEMINO WEB update 2015/03/13 LSI Design Contest in Okinawa (Review)  Gigafirm Co., LTD AWARD Team name：Yo-Hey!!Ariake kosen Congratulations.  Award Prizes: ADI DAC board & Gigafirm ACADEMINO(STD) Exhibition   ADI ADALM1000 kit Gigafirm ACADEMINO 2015/03/10 ACADEMINO Web OPEN   New products FPGA shield board ACADEMINO 2015/03/09 We now KEYSIGHT TECHNOLOGIES Solution Partner We will support the transmission line analysis.KEYSIGHT ADS. 2015/02/25 Xilinx All Programmable Day 9th ( hdlab booth)   Exhibition:Xilinx Kintex7 KC705(Sata3 IP CORE) --- SSD Demo ACADEMINO Flyer distribution 2015/02/10 Gigafirm wrote the article. transistor technology Magazine 2015/3 IBIS-AMI / Printed circuit board simulation  JESD204B 12.5Gbos IBIS-AMI Simulation ( ADS 2015) IBIS-AMI Model AD9680,7-series 2014/11/19 - 11/21 ET2014 Exhibitions(PACIFICO YOKOHAMA)  2014/11/19 - 11/21 ET2014 Exhibitions(PACIFICO YOKOHAMA) We will exhibit HT3 product to Synopsys booth. New product GIGBOY series.The demonstration by GIGBOY-HT3-DVI board  He is very cute, but is good at FULL-HD output demo.2014/10/3 Keysight Design Forum Rehearsal Gigafirm Seminar Title：New ADC / DAC interface Verification method and physical layer design using JESD204B JESD204B Joint Measurement Keysight Technologies, Analog Devices, GORE,Gigafirm  Measurement of ADS7-V1EBZ and AD9680 (6G,10G,12.5G) Use Gigafirm JESD204B measurement design( Vivado ) Oscilloscope DSAX92504A MXG Vecror Signal Generator N5182B RF TEST CABLE PhaseFlex Series  GF-29XX GIGACONNECT II RF TEST CABLE PhaseFlex Series(GORE),DUT2  Using the E5071C, and GET the S para GF29XX board(Coupon) Gigafirm Seminar Title：New ADC / DAC interface Verification method and physical layer design using JESD204B 2014/7/28 JESD204B Joint Measurement Keysight Technologies, Analog Devices, Gigafirm  Oscilloscope DSAX92504A MXG Vecror Signal Generator N5182B  Measurement of ADS7-V1EBZ and AD9680 (6G,10G,12.5G) Use Gigafirm JESD204B measurement design( Vivado )  Use the new product GIGACONNECT of Gigafirm GIGACONNECT is converted to high-speed serial SMA of FMC. MODEL JESD204B-RX / AD,MODEL JESD204B-TX / DA Can be measured easily if you use the GIGACONNECT. Please use all means.  GF1 can be sent and received all the transceivers FMC It can be converted to the SMA 10lane, can be measured easily EYE.  2014/7/19 GF27XX Gigaconnect development. The GF27, JESD204B test DUT. Coming soon  JESD204B EYE pattern measurement Use Gigafirm JESD204B measurement design Oscilloscope MSO-X 93204A MXG Vecror Signal Generator N5182B2014/6/24 HAPS® Connect MEMBER  2014/6/18-19 AMF2014 exhibition Thank you for coming to our booth AMF.   RF board system (Arria V GZ FPGA, AD9739) demo Create a radio signal in SystemVue, and downloaded to the FPGA From the FPGA, the sync output to RFDAC four And spectrum analyzer, check the output in the VSA Use GORE PHASEFLEX 0G SMA-SMA 1.5m cable The Company has in ADS ADC, FPGA IBIS-AMI analysis, the JESD204B analysis. If you have any request for development, please contact us. info @ gigafirm Thank you 2014/5/29 Agilent joint test: AMF2014 exhibition practice  · 4ch_RFDAC_FPGA board · SystemVue signal output demo · Infinium DSA91304A/VSA · PXA N9030A SIGNAL Analyzer · EXG N5172B Vector Signal Generator  6/18 TRACK: EDA RF / wireless design 13:45-14:00 6/19 TRACK: EDA RF / wireless design 12:45-13:15 2014/4/1 Gigafirm Seminar 2014 Agilent Measurement Forum 2014 .6/18 13:45-14:00 PACIFICO Yokohama annex hall Agilent Measurement Forum 2014 .6/19 12:45-13:15 PACIFICO Yokohama annex hall Title：Design Case Study: Altera FPGA + Analog Devices RFDAC board Development FPGA - DAC：PCB: ADS analysis Description: IBIS analysis, electromagnetic field analysis, design case.  2013/12/20 THine News Release Our Product was featured in the THine News Release. THine announces prototyping tools that support V-by-One® HS, working with Synopsys  2013/12/17 Synopsys News Release Our company was featured in the Synopsys News Release. HAPS Developer eXpress Solution with Pre-Integrated Hardware and Software Enables Fast Prototyping of Complex IP Systems 2013/12/06 HAPS Board PAGE OPEN !!  2013/11/22 ET21013 展示 HAPS® 用 画像表示向けボード製品を展示しました。 展示物 １、画像・映像機器向け次世代インターフェース V-by-One®HS インタフェースボード ２、Display Port ＆ embedded DisplayPort（eDP） インタフェースボード ３、HAPS® MGB 8laneボード ４、HAPS® PCI EXPRESS x8ボード  製品情報はただいま準備中です。 HAPS® 製品と各インタフェースボードについては日本シノプシス様にお問い合わせください。 2013/11/15 ET2013 出展のお知らせ 2013年10月20日(水)～10月22日(金) パシフィコ横浜で開催されるET2013（Embedded Technology 2013） 組込み総合技術展に出展いたします。ARMパビリオン Synopsys社ブース ARMプロセッサ・コアも含めた システム全体を搭載可能: FPGAベース・プロトタイピング会場にて、FPGAプロトタイピング・システムHAPS®-70 環境を支援するPCIE Gen2x8 I/Fや、画像・映像機器向け次世代インターフェース V-by-One®HS インタフェースボード、 携帯機器の内部配線向けインタフェース規格「embedded DisplayPort（eDP）といった画像表示向けボード製品を展示予定。   HAPS®は、Synopsys社 ASCIプロトタイピング検証プラットフォーム HAPS®（High-performance ASIC Prototyping System） 2013/11/01 町田事務所住所変更のお知らせ この度業務拡張のため、2013/11/1付で町田設計事務所を移動いたしました。 部屋番号が2-10から、2-19に変更となります。 以上よろしくお願いします。 町田設計事務所 新住所 〒194-0021 東京都町田市中町1-4-2 町田新産業創造センター 2F--19号室 2013/10/03 WEBページ更新 新ページ GF-TUBEをOPENしました。 Youtubeに公開しています計測、イベント、シミュレーションアニメーション動画など 当社のオリジナル動画を公開してまいります。動画について何かありましたらINFOまでご連絡ください。 Youtube Agilent Design Forum 2013.10.2 12:00-17:00 AKIHABARA Covention Hall Youtube Arria V GT FPGA BOARD + GF1XX BOARD 10GBPS DEMO Youtube FPGA - DAC LVDS 1.25GBPS Delay after adjustment (zero skew) Youtube FPGA - DAC LVDS 1.25GBPS PCB SKEW IMAGE Youtube Kintex-7 Rocket IO 10.3125GbpsEye PRBS, 2013/10/02 AMF2013セミナー ご来場のお礼 本日はお足元の悪い中、ADF2013 ギガファームセミナーにご参加いただきありがとうございました。 徹夜で資料準備してきた資料や内容と、エルセナ様と準備したArriav 10Gデモは、好評であったと感じております。 セミナー聴講と、アンケートのご協力ありがとうございました。ご指摘いただきました点は、今後のセミナーで改善します。 展示ブースでいただきました聴講者様の声を励みに、今後も解析サービスと、考察するところを発表してまいります。 ご参加いただきました皆様と、当社セミナーに協力いただきました各企業様にお礼申し上げます。 ありがとうございました。 Gigafirm代表 山崎   （画像はギガファーム展示ブース） E5071C ENA Samtec 新型ケーブル＋GF-8測定クーポンデモ DSAX93204A Infiniium高性能オシロスコープ：32 GHzによる ArriaＶ GTボード＋GF-1XX 10ギガEYEパターン計測デモ Momentum遅延解析デモ movie 2013/10/02 AMF2013 FPGA-DAC SKEW IMAGEを Youtubeにアップしました。  Momentum 解析途中データの動画をアップしました。 FPGA-DAＣ間 の1.25GBPS LVDSバスラインを解析したアニメーションです。 配線パターンの引き方と信号SKEWについてご覧ください。 2013/09/26 Arria V FPGA XCVR 10.3125Gbps 実験 DSAX93204A Infiniium高性能オシロスコープによるEYEパターンの観測 ALTERA ArriaV GTボードに、GF-1xxを搭載し10.3125Gbps PRBSテストを行いました。 今回はISSPでPMA設定行い波形調整しましたので、大変大きく開口したEYEとなっています。 詳細はElspｅarで公開する予定です。  次週 10/2 ADF2013で上記環境の展示デモを行いますので、ぜひご覧ください。 Agilent Design Forum 2013 日時： 2013年10月2日(水) 12:00-17:30 場所： 秋葉原コンベンションホール 2013/09/23 株式会社 エルセナ様 elspear掲載のお知らせ elspear [ 検証の部屋 ]に、アルテラ開発キットと 10.3125Gbps 高速シリアルの測定記事が公開されました。  ▼10.3125Gbps 高速シリアルの測定はこちら！！ ▼検証の部屋 一覧 はこちら！！ FPGA/CPLD、アナログ、オリジナルボード開発関連 技術情報サイト elspear バナー  半導体技術商社 半導体代理店 ボード開発 株式会社エルセナ - ELSENA バナー  2013/08/29 セミナー開催 のお知らせ 10/2 ギガファームはADF2013にてセミナーを行います。（無料・事前申込制） Agilent Design Forum 2013 日時： 2013年10月2日(水) 12:00-17:30 場所： 秋葉原コンベンションホール 登録： 無料。申し込み制。先着順。  ＜トラックA＞ 高速デジタル設計トラック 14:00-14:45 TITLE ADSによる高速DAC-FPGA間のskew対策 内容 高いRF性能を持つADC、DACを搭載するFPGAボード開発は、従来にくらべ、より精 密な設計、検討が必要である。 一例として2.5G/secのDACでは、DAC-FPGA間の配線は625MHz DDR、LVDS 14bitの 高速シリアルバスとなり、ジッタなどを考慮すると344psの精密なskew制御/等長 配線が要求される。 本セミナでは、Altera社ArriaV FPGAと高速DACを搭載するボードを対象に、従来 からのIBISモデルを使ったSI解析をベースに加え、パッケージ遅延を考慮した配線の 検討から、レイアウト・ベースの電磁界シミュレーションによる詳細な解析に言及した、 ADSによる高速なデバイス間のskew制御に注目した設計事例を紹介する。 2013/07/28 WEBページ記事 更新 Youtubeに10Gbps EYEパターンをアップしました。 Kintex-7 Rocket IO 10.3125GbpsEye PRBS,DSAX93204A,GF-1xx（FMC） 2013/07/11 AMF2013 のお礼 AMF2013 ギガファームセッションにたくさんの方にご来場いただきありがとうございました。 今後も新しい課題を取り上げ、皆様にご紹介したいと考えております。 また基板解析などございましたらinfo@までご連絡いただければご相談させていただきます。 2013/06/28 WEBページ記事 更新 7/10 ギガファームはAMF2013にてセミナーを行います。（無料・事前申込制） 日時 2013/7/10 11:25-12:15 場所 PACIFICO 横浜 －－ 「FPGA高速デジタル基板開発フローとADS解析検証」－－ 5～>10Gbpsを対象とする基板設計では、測定とシミュレーションの連携が その成否を左右します。例えば、シングルエンドや差動ラインのVIA構造や GNDとの距離など条件変化の影響を模擬し、さらにその結果と実測との 比較検討を行うなど、双方についての深い考察が必要です。 本講演では、最新FPGAに代表される高速デジタル基板開発時の疑問点 や問題点について、開発者としての経験を基にADSで作成したテスト基板 での事例を紹介します。さらに、高速ラインのSIやFPGA基板開発時の ADSを活用した設計フローと、その活用ポイントについても紹介します。  AMF2013 セッション 特性評価テストポイント資料   2013/06/26 WEBページ記事 更新 GF-9xx GT4測定 E5071Cネットワークアナライザ テストクーポン 記事更新  2013/06/07 WEBページ記事 更新 GF-9xx完成 GT4 差動テストクーポン（FPGA、PCIEXPRESS、SATA、SFP+,LVDS、LVPECL CLK） 測定準備中 2013/06/05 WEBページ記事 更新 受託FPGAボード開発のため、ALTERA ArriaV GTボードと、GF-1xx 10.3125Gbps PRBSテストを行いました。 DSAX93204A Infiniium高性能オシロスコープ 2013/05/30 WEBページ記事 更新 GF-1xx 10G特性評価ikit 完成. KC705にGF-1xx 10.3125Gbps x4ch IBERT PRBSテストを行いました。 DSAX93204A Infiniium高性能オシロスコープ  GF-1ブロック図を追加. ※ GF-1取扱い説明書は、info@gigafirmに問い合わせください。 GT-4 差動テストクーポンを追加.GSSG VIAの解析中。 GF-1xx テスト予定 GF-1xx ALTERA FPGA トランシーバ接続テスト 。準備中。 GT-4 テスト予定 FPGAとGT-4を接続し、10ギガ信号の特性を確認する。準備中。 2013/05/14 WEBページ記事 更新 ボード製品にGF-1XX-SMA48 追加 （販売中 info@gigafirm へお問い合わせください。） GF-1 FPGA ROCKETIO信号モニタ、測定,LOOPバック試験、CLK同期通信、ＰＩＯ装備（LPC部） Virtex-6,Kintex-7接続試験にてIBERT TEST エラーフリー 2013/05/08 WEBページ記事 更新 GT3テストクーポンをネットワークアナライザで測定しました。 E5071C ENAシリーズ ネットワーク・アナライザ  2013/04/23 町田設計事務所 開設 設計/開発/解析拠点として、町田駅 町田新産業創造センター内に設計事務所を開設しました。 WEBページ記事 更新 テストクーポンページにGT-3 クーポン追加（基板 完成） 2013/04/12 WEBページ記事 更新 ボード製品にGF-1 LATOUT追加 （基板製造中） テストクーポンページにGT-3クーポン資料追加 2013/04/03 TOPページ更新 AMF2013 告知開始 ギガファームはAMF2013にてセミナーを行います。 －－ 「FPGA高速デジタル基板開発フローとADS解析検証」－－ その成否を左右します。例えば、シングルエンドや差動ラインのVIA構造や GNDとの距離など条件変化の影響を模擬し、さらにその結果と実測との 比較検討を行うなど、双方についての深い考察が必要です。 や問題点について、開発者としての経験を基にADSで作成したテスト基板 での事例を紹介します。さらに、高速ラインのSIやFPGA基板開発時の ADSを活用した設計フローと、その活用ポイントについても紹介します。 日時 2013/7/10 11:25-12:15 場所 PACIFICO 横浜 2013/03/31 WEBページ記事 更新 ボード製品 ページ追加 GF-1,GF-2,GF-5,GF-7,GF-8 開発中 テストクーポンページ追加 GT-1,GT-2,GT-3 開発中 2013/02/18 WEBページ記事 更新  Copyright©2013 Gigafirm Co.,Ltd. All Rights Reserved. |
 | |
|
|
